高層次結(jié)構(gòu)

和傳統(tǒng)的ZYNQ的組成一樣，RFSOC也是由PL和PS組成。

其中下圖中的紅框內(nèi)的RF相關(guān)的部分是硬化的，而并不是可編程邏輯，但卻具有可編程性。

RFSOC的高層次結(jié)構(gòu)圖

● RF Data Converter (RFDC) blocks：集成了ADC和DAC，可以在Gsps的高采樣率下工作，使其可以直接采樣許多radio signals。還包含可編程數(shù)字上變頻器DUCs（Digital Upconverters）和數(shù)字下變頻器DDCs（Digital Downconverters），用于在baseband（接近0Hz信號(hào)）和modulated frequencies之間進(jìn)行轉(zhuǎn)換。

● Soft Decision Forward Error Correction (SD-FEC) blocks：軟判決前向糾錯(cuò)模塊：無線通信方案通常采用某種形式的前向糾錯(cuò)（FEC）編碼來減輕無線電信道引入的錯(cuò)誤（即可讓接收器檢測到比特錯(cuò)誤，并在可能的情況下進(jìn)行糾正）。

● Gigabit Transceivers (GTY Transceivers)：RF SoC可以用于實(shí)現(xiàn)無線電前端，但需要高速鏈路連接到核心網(wǎng)絡(luò)，這些通常以有線或光的形式實(shí)現(xiàn)。RF SoC上支持所需的接口，由經(jīng)過加固的GTY收發(fā)器塊、高速率串行接口提供，可以實(shí)現(xiàn)許多不同的標(biāo)準(zhǔn)。

● Programmable Logic（PL）：可編程硬件資源，用于實(shí)現(xiàn)自定義無線電架構(gòu)。

● Processing System（PS）：包括一個(gè)四核應(yīng)用處理單元（APU）、一個(gè)雙核實(shí)時(shí)處理單元（RPU），以及平臺(tái)管理（PMU）和安全功能。還有本地內(nèi)存、互連和外圍接口。

處理器系統(tǒng)-PS

應(yīng)用處理單元-APU

APU：Application Processing Unit。

包含一個(gè)四核 Arm Cortex-A53 處理器，它擁有四個(gè)處理核心，每個(gè)核心都有自己的專用計(jì)算單元。

每個(gè)核都包括一個(gè)浮點(diǎn)單元（FPU）、Neon 媒體處理引擎（MPE）、加密擴(kuò)展（Crypto）、內(nèi)存管理單元（MMU）和每個(gè)核心的專用一級(jí)緩存。

整個(gè) APU 都可以訪問一個(gè) Snoop 控制單元（SCU）和二級(jí)緩存。

實(shí)時(shí)處理單元-RPU

RPU：Real-Time Processing Unit

包含兩個(gè)用于實(shí)時(shí)應(yīng)用和確定性系統(tǒng)控制的Arm Cortex-R5內(nèi)核，并具有低延遲性能。

RPU包含多個(gè)計(jì)算單元和存儲(chǔ)器，包括一個(gè)浮點(diǎn)單元、緊耦合存儲(chǔ)器（TCM）、兩個(gè)本地高速緩存和一個(gè)存儲(chǔ)器保護(hù)單元（MPU）。

平臺(tái)管理單元-PMU

PMU：Platform Management Unit

PMU 包含一組三個(gè)經(jīng)過硬化處理的 MicroBlaze 處理單元。

MicroBlaze CPU 通過多數(shù)表決系統(tǒng)進(jìn)行配置，以增加關(guān)鍵平臺(tái)管理功能的可靠性。

PMU 包含多個(gè)存儲(chǔ)器以及能夠有效管理 RFSoC 設(shè)備的固件。

配置安全單元-SCU

SCU：Configuration Security Unit

RFSoC設(shè)備的安全性由配置安全單元（CSU）處理，該單元包括一個(gè)安全處理器塊（SPB）和加密接口塊（CIB）。

與PMU類似，SPB包含三個(gè)MicroBlaze處理單元。

這些處理單元管理Arm處理器的安全啟動(dòng)以及幾個(gè)其他安全特性，例如物理不可克隆函數(shù)（PUFs）和防篡改保護(hù)。

可編程邏輯-PL

RFSoC設(shè)備上可用的PL相當(dāng)于FPGA。PL是SDR設(shè)計(jì)的一個(gè)組成部分，因?yàn)樗苯优cRF-ADCs和RF-DACs的接口相連。

射頻數(shù)據(jù)轉(zhuǎn)換器-RFDC

PL與RF的接口

RFSoC PL 充當(dāng) RF-ADC 和 RF-DAC 通道的網(wǎng)關(guān)。

信號(hào)數(shù)據(jù)在 PL 和 RFDC 之間使用 AXI4-Stream 接口進(jìn)行傳輸。

AXI4-Stream 接口特性包括一個(gè)數(shù)據(jù)源（稱為主設(shè)備 /管理器）和一個(gè)數(shù)據(jù)接收器（從設(shè)備 / 下屬）。

首先，對于 RF-DAC 通道，我們可以看到 PL 負(fù)責(zé)將數(shù)據(jù)傳輸?shù)?RF 接口。在此設(shè)置中，PL 是管理器，RF-DAC 是下屬，如圖 3.9（a） 所示。在這里，顯示的是復(fù)數(shù)到實(shí)數(shù)配置，因?yàn)?RF-DAC 通道中的復(fù)數(shù)數(shù)據(jù)變成了模擬實(shí)數(shù)數(shù)據(jù)。

相比之下，RF-ADC 通道將數(shù)據(jù)傳輸?shù)?RF 接口供 PL 使用。在這種情況下，RF-ADC 是管理器，PL 是下屬。此設(shè)置的示例如圖 3.9（b） 所示，這是一個(gè)復(fù)數(shù)到復(fù)數(shù)配置的示例。

RF-ADC層次結(jié)構(gòu)

RF-ADC 可以配置為三種不同類型中的任意一種，每種類型針對任何給定設(shè)備都是固定的。RF-ADC 可以配置為每Tile 4 個(gè)塊、每Tile 2 個(gè)塊或每Tile 1 個(gè)塊（分別稱為四重、雙重和單重塊）。例如，下述的 ZU48DR 使用每Tile 2 個(gè)塊的布局（即雙重塊），這意味著總共需要 4 個(gè)Tiles來容納所有 8 個(gè) RF-ADC 塊。

每個(gè)Tile都包含一個(gè)鎖相環(huán)（PLL），用于生成芯片內(nèi)部所需的時(shí)鐘。PLL需要一個(gè)外部低抖動(dòng)的片外時(shí)鐘才能有效工作。

RF-DAC層次結(jié)構(gòu)

與RF-ADC類似，可以配置為每Tile2個(gè)塊或4個(gè)塊，每個(gè)Tile都有一個(gè)PLL。

前向糾錯(cuò)-SD-FEC

在發(fā)送端，F(xiàn)EC編碼器用于在調(diào)制和傳輸之前的源數(shù)據(jù)上，提高了鏈路的質(zhì)量。

在接收端，F(xiàn)EC解碼器可以檢測和糾正發(fā)生的任何錯(cuò)誤（上限取決于編碼方案）。

設(shè)計(jì)方法 Design Methods

那么一般的RFSOC設(shè)計(jì)方法有哪些呢？

同樣的，根據(jù)RFSOC的結(jié)構(gòu)類似，設(shè)計(jì)也分為硬件部分和軟件部分。

PL端：Vivado IDE，還有集成在MATLAB和Simulink環(huán)境中的block-based tools、Vitis?Model Composerand HDL Coder；

PS端：PYNQ framework。這是AMD的一個(gè)開源項(xiàng)目，有助于在AMD自適應(yīng)計(jì)算平臺(tái)上實(shí)現(xiàn)軟件和硬件的集成和生產(chǎn)力。它通過將SoC硬件設(shè)計(jì)、Linux和Python的元素與Jupyter環(huán)境相結(jié)合來實(shí)現(xiàn)這一點(diǎn)，用于應(yīng)用程序開發(fā)。

ZYNQ家族對比

需要注意的是ZYNQ-7000中的ARM處理器是32bit，而其他的為64bit。